IP インテグレーターでの HDL インスタンシエーション フローの使用 - 2023.2 日本語

Vivado ハードウェア マネージャーを使用してブロック デザインのエレメントをデバッグするため、IP インテグレーターで次の 2 つの IP コアが提供されています。

• Integrated Logic Analyzer (ILA): ブロック デザイン用のレガシ デバッグ コアです。このデバッグ コアの使用はお勧めしません。ILA デバッグ コアを使用すると、インプリメント済みブロック デザインのインシステム デバッグを実行し、デザインの信号を監視、ハードウェア イベントをトリガー、およびシステム速度でデータをキャプチャできます。ILA デバッグ コアの詳細は、 『Integrated Logic Analyzer LogiCORE IP 製品ガイド』 (PG172) を参照してください。
• System ILA: System Integrated Logic Analyzer (System ILA) デバッグ コアは、IP インテグレーター ブロック デザインのインターフェイスおよび信号を監視、インターフェイスおよび信号関連のハードウェア イベントをトリガー、およびシステム速度でデータをキャプチャするためのロジック アナライザーです。System ILA デバッグ コアには、AXI インターフェイスのデバッグおよび監視機能と、AXI4-MM および AXI4-Stream プロトコル チェックが含まれます。

System ILA コアは監視するネットに同期するので、そのクロック ドメインに適用されるデザイン クロック制約はすべて、System ILA コアのコンポーネントにも適用されます。System ILA コア IP の詳細は、 『System Integrated Logic Analyzer LogiCORE IP 製品ガイド』 (PG261) を参照してください。