Versal アーキテクチャには、PCIe インターフェイス デザインに使用可能な 2 つのタイプの統合ブロックがあります。Versal デバイスには、PCIe インターフェイス デザイン用の PL 統合ブロックの 1 つ以上のインスタンスを含めることができます。Versal デバイスには、PS の隣りに CPM を 1 つ含めることもできます。Versal アーキテクチャには、これらの統合ブロックの複数のバージョンが存在します。 PCI Express® インターフェイス用の Versal アダプティブ SoC 統合ブロックは、IP カタログで IP を選択してダブルクリックすると設定できます。CPM は、CIPS IP ブロックで設定する必要があります。詳細は、次の資料を参照してください。
- 『Versal アダプティブ SoC CPM CCIX アーキテクチャ マニュアル』 (AM016)
- 『Versal Adaptive SoC Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG343)
- 『Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 製品ガイド』 (PG344)
- 『Versal Adaptive SoC PCIe PHY LogiCORE IP 製品ガイド』 (PG345)
- 『Versal Adaptive SoC CPM Mode for PCI Express 製品ガイド』 (PG346)
- 『Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド』 (PG347)