プラットフォーム プロジェクトでは、Vivado Design Suite プロジェクト ファイル (<platform>.xpr) を開始点として使用して、ハードウェア コンポーネントのザイリンクス サポート アーカイブ (XSA) ファイルがビルドされます。
プロジェクトを作成したら、ブロック デザインを作成する必要があります。ブロック デザインには、プラットフォームのハードウェア部分を作成するために必要な IP をインスタンシエートします。次の図に、Vivado IP インテグレーターに表示された ZC702 ベース プラットフォームのブロック デザインの例を示します。
図 1. ZC702 プラットフォームの IP インテグレーター ブロック デザイン
上記のブロック デザインで、次の点に注目してください。
- Processor System Reset ブロックからの同期リセットは、デザインのどこにも使用されていません。
- 同様に、Concat ブロックへの入力は割り込みソースに接続される必要がありますが、接続されていません。
これらの入力ピンおよび出力ピンは、ハードウェア関数で使用されます。ハードウェア関数が特定のクロックを使用する場合、そのクロックの同期リセットを使用します。Vitis ツールでハードウェア関数をビルドしたら、Vitis ビルド スクリプトを使用して、HLS IP としてパッケージされたハードウェア関数を含むブロック デザインをこのブロック デザインにインスタンシエートし、クロック、リセット、割り込み、および AXI Interconnect を適切に接続します。