AXI Port
プラットフォームでは、少なくとも 1 つの AXI ポート マスター インターフェイスをイネーブルにする必要があります。AXI ポート インターフェイスには、次の設定があります。
- Memport: メモリ インターフェイスのタイプを指定します。
- SP Tag: v++ でポートを参照するのに物理ポート名に加えて使用可能なユーザー定義のタグを指定します (オプション)。このタグは固有のものである必要があります。
- Memory: 関連付ける MIG IP インスタンスとアドレス セグメントを指定します (オプション)。このオプションは、既存のものを参照する必要があります。
注記: インターフェイスをイネーブルにしても、ブロック デザインまたは IP パラメーターは変更されません。ハードウェア関数で使用可能なインターフェイス、クロック、リセットなどが AMD Vitis™
ツールで認識されるように、ブロック デザインにこの追加メタデータ情報が含まれます。
AXI Stream Port
これらのポートには、次の設定があります。
- Type: タイプを汎用 AXI マスター ポートは M_AXIS、高パフォーマンス AXI スレーブ ポートは S_AXIS に指定します。
- SP Tag: v++ でポートを参照するのに物理ポート名に加えて使用可能なユーザー定義のタグを指定します (オプション)。このタグは固有のものである必要があります。
Clock
プラットフォームには、1 つまたは複数のクロックを含めることができます。プラットフォームでは、少なくとも 1 つのクロック インターフェイスをイネーブルにする必要があります。クロック ポートには、次の設定があります。
- ID: クロックの ID 番号を指定します。1 以上の固有の値を指定する必要があります。
- Is Default: プラットフォームのデフォルト クロックを指定します。1 つをデフォルト クロックにする必要があります。
- Proc Sys Reset: 同期リセットを供給するクロックに関連付けるリセット ブロックを指定します。各クロックには、リセットをそのクロック ドメインに同期するため、Processor System Reset IP ブロックが必要です。
- Status: クロック レートが固定かスケーラブルかを指定します。
- Frequency: クロック周波数を MHz で指定します。
Interrupt
割り込みインターフェイスには設定はありません。割り込みは通常、プラットフォームで Concat ブロックを使用して接続されます。Concat ブロックの入力は、複数の割り込みソースに接続できます。Concat ブロックの入力は、ハードウェア関数からの割り込みを接続できるように、プラットフォームでは未接続のままにできます。
Memory
プラットフォーム内で定義されている場合にメモリ サブシステムを指定します。このタイプのインターフェイスには設定はありません。
Platform Name
プラットフォームの名前、ボード、ベンダー、およびバージョンを指定します。