インプリメンテーション後タイミング問題を IP インテグレーター デザインのソース ブロックにプローブして確認する必要のあることがよくあります。この機能は、別のチーム メンバーから引き継いだデザインについて詳細がわからない場合に便利です。タイミング パスを特定のブロックに分離するには、ブロック デザインの該当するタイミング問題のソース ブロックへのリンクをクリックして、インプリメント済みデザインを開きます。インプリメント済みデザインの IP ブロックに関する警告メッセージの例を次の図に示します。
図 1. 設計手法に関する警告
次のようなメッセージが表示されます。
CLKC #1 The MMCME3 cell config_mb_i/axi_ethernet_0/inst/pcs_pma/inst/core_clocking_i/mmcme3_adv_inst has COMPENSATION value ZHOLD, but CLKOUT2 output drives sequential IO cells. In order to achieve insertion delay and phase-alignment for the IO sequential cells, CLKOUT0 must be used. メッセージに表示されているように、config_mb_i/axi_ethernet_0/inst/pcs_pma/inst/core_clocking_i/mmcme3_adv_inst パスのセルにリンクが付いています。このリンクをクリックすると、ブロック デザイン キャンバスでこのタイミング メッセージに関連するブロック デザイン セルがハイライトされます。
ブロック デザイン キャンバスで該当のセルを確認するには、Flow Navigator で IP
INTEGRATOR をクリックし、ブロック デザイン キャンバスに表示を切り替えます。
図 2. メッセージのリンクをクリックしてブロック デザイン キャンバスでセルをハイライト
問題のセルや IP ブロックがわかれば、ソース コードや制約ファイルを確認して、問題に対処できるようになります。