バス インターフェイスの使用 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計 (UG994)

Document ID
UG994
Release Date
2023-10-18
Version
2023.2 日本語

バス インターフェイスは、機能を共有する信号のグループです。たとえば AXI4-Lite マスターには多数の個別の信号と複数のバスが含まれており、これらはすべて接続に必要です。

IP インテグレーターの重要な機能の 1 つに、バス インターフェイスの論理グループを 1 つの IP から別の IP に、または IP から IP インテグレーター デザインの境界または FPGA I/O 境界に接続する機能があります。信号がバス インターフェイスとしてグループ化されていない場合、IP シンボルに非常に多数の下位ポートがリストされ、1 つずつ接続するのは困難です。

バス インターフェイスの概念と、そのインターフェイス タイプの IP-XACT 抽象定義ファイルで定義されているように物理ポート (IP の RTL またはネットリストに含まれる) を論理ポートにマップする構成ポート マップを使用して、信号のリストを IP-XACT にグループ化できます。

AMD では標準 AXI プロトコルおよびその他の標準信号を含む多くのインターフェイス定義を提供していますが、レガシまたはカスタム インプリメンテーションの中には独自の IP 信号プロトコルを含むものもあります。独自のインターフェイスを定義して使用されるべき信号セットを指定し、これらの信号が IP 間に存在するようにできます。詳細は、 『Vivado Design Suite ユーザー ガイド: カスタム IP の作成とパッケージ』 (UG1118) の「新規インターフェイス定義の作成」を参照してください。