VHDL
次のように、アーキテクチャ セクションに追加します。
architecture arch_impl of my_module is
ATTRIBUTE X_INTERFACE_INFO : STRING;
ATTRIBUTE X_INTERFACE_INFO of s_tready: SIGNAL is "xilinx.com:interface:axis:1.0
s_axi TREADY";Verilog
次のように、影響のあるコンストラクトのコメントの前に付けます。
(* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 s_axi TREADY" *)
output s_tready,