手順 1: プロジェクトの作成 - 2023.2 日本語

• Linux の場合は、cd <Extract_Dir>/Vivado_Tutorial を使用して Vivado チュートリアル デザイン ファイルのあるディレクトリに移動します。「Vivado」と入力して Vivado Design Suite を起動します。
• Windows の場合は、Start > All Programs > Xilinx Design Tools > Vivado 2023.x をクリックして Vivado Design Suite を起動します。

  または、Vivado 2023.x デスクトップ アイコンをダブルクリックして Vivado IDE を起動します。

Vivado IDE の Getting Started ページには、次の図に示すように、既存のプロジェクトを開いたり、プロジェクトを作成、資料を表示するためのリンクがあります。

1. Project name フィールドに project_ipi と入力します。
2. Project location フィールドに <project_directory> と入力します。

Do not specify sources at this time がオフになっていることを確認してください。このチェック ボックスがオンになっていると、この後示す Default Part ページまでのオプションが表示されません。

1. Target language で VHDL または Verilog を選択します。
2. Simulator Language で Mixed を選択します。

サブシステム デザインを作成するには、Vivado IP インテグレーターのデザイン キャンバスを使用して後でソースを追加します。

1. Parts をクリックします。
2. Family で Kintex-7 を選択します。
3. Speed で -2 を選択します。

新規プロジェクトが Vivado IDE で開きます。