RX コアの生成

前の手順で最上位デザインを生成した後、次は、動作用の TX および RX コアを生成します。次の手順に従って、AIOW を使用して RX コアの生成します。このセクションの図を参照してください。

1. RX 用コアを生成するために、IP カタログを開いて「dvanced I/O Wizard」を検索します。IP カタログの [Advanced I/O Wizard] をダブルクリックして、Customize IP ウィンドウを開きます。
2. Component Name に「RX_Ssync_Intrfce_MB」と入力します。この名前は、リファレンス デザインで使用されます。
   注記: コンポーネント名は、最上位デザインで使用されるモジュール名と一致している必要があります。
3. Basic タブで、Application から [SOURCE SYNCHRONOUS] を指定します。Bus Direction は [RX ONLY] に設定します。
4. 同じタブで、次のように設定します。
   1. [Interface Speed]: 1800 Mb/s
   2. Clock Data Relation: Edge DDR
   3. PLL Clock Source: Clock Capable Pin
   4. PLL Input Clock Frequency: 225
   5. [RX Serialization Factor]: 8
   6. その他のオプションは、デフォルトを使用できます。
   図 1. マルチ バンク RX AIOW の [Basic] タブ
5. Advanced タブで、次のように設定します。
   1. [REDUCE CONTROL SIGNALS]、[Enable BLI logic]、および [Enable DESKEW Logic] をオンにします。BLI ロジックが有効の場合、タイミング クロージャを達成するためにファブリックと XPHY 間の BLI レジスタを使用できます。Deskew Logic が有効の場合、インスタンシエートされた XPLL のスキュー調整が有効になります。

      Deskew Logic が有効の場合、インスタンシエートされた XPLL のスキュー調整が有効になります。

   2. Differential I/O Std: LVDS15
   3. [Number of Banks]: 3 (マルチ バンク デザインであるため)
   図 2. マルチ バンク RX AIOW の [Advanced] タブ
6. Pin Configuration タブで、表中に 4 つのエントリを設定します。1 つは、各バンクのデータとストローブ用で、もう 1 つはすべてのバンクに共通する PLL 入力クロック用です。
   • データおよびストロープの設定 1
     • Pin Direction = RX
     • I/O Type = Differential
     • Signal Type = Data
     • Strobe I/O Type = Differential
     • Strobe Name = strobe_b0
     • Signal Name = Rx_data_b0
     • Number of Data Channels = 25
   • データおよびストロープの設定 2
     • Pin Direction = RX
     • I/O Type = Differential
     • Signal Type = Data
     • Strobe I/O Type = Differential
     • Strobe Name = strobe_b1
     • Signal Name = Rx_data_b1
     • Number of Data Channels = 25
   • データおよびストロープの設定 3
     • Pin Direction = RX
     • I/O Type = Differential
     • Signal Type = Data
     • Strobe I/O Type = Differential
     • Strobe Name = strobe_b2
     • Signal Name = Rx_data_b2
     • Number of Data Channels = 25
   • PLL 入力クロックの設定
     • Pin Direction = RX
     • I/O Type = Differential
     • Signal Type = Input Clock
     • Signal Name = clk
     • Number of Data Channels = 1
   図 3. マルチバンク RX AIOW の [Pin Configuration] タブ
7. [Summary] タブを確認します。158 RX ピンが有効になっている必要があります (データ用に 25 ペア x 3 バンク、キャプチャ クロック用に 1 ペア x 3 バンク、PLL 入力クロック用に 1 ペア)。
   注記: 下図に示す有効なストローブ ピン数は正しくありません。正しい値は 6 です。
   図 4. マルチバンク RX AIOW の [Summary] タブ
8. 設定を確認して [OK] をクリックします。IP がカスタマイズされて、[Generate the Output Products] が表示されます。合成オプションで [Out of context per IP] を指定して [Generate] をクリックし、新しく生成された RX コアに対する Design Run を実行します。次の表を参照してください。