このアプリケーション ノートでは、AIOW を使用するソース同期アプリケーションの 2 つのデザインを紹介します。
- シングル バンクのソース同期デザイン
- マルチ バンクのソース同期デザイン
AIOW は、最大 3 つまでバンク数を指定できるオプションがあります。ウィザードは、各バンクに 1 つのバンクのインスタンスを作成します。どちらのデザインでも、低電圧差動信号 (LVDS) を使用して、1800 Mb/s でデータを送受信します。LVDS 規格で送受信がサポートされているスピードは、 『Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性』 (DS957: 英語版、日本語版) を参照してください。これらのデザインのベースにある I/O および XPLL クロッキング アーキテクチャについては、 『Versal ACAP SelectIO リソース アーキテクチャ マニュアル』 (AM010: 英語版、日本語版) と 『Versal ACAP クロッキング リソース アーキテクチャ マニュアル』 (AM003: 英語版、日本語版) でそれぞれ説明しています。