DDC チェーンは、ワイヤレス通信システムの主要なコンポーネントです。このチェーンは、ベースバンド処理と無線フロント エンドを接続する受信パスの一部です。DDC は、入力信号をベースバンド サンプル レートにダウンコンバージョンします。たとえば、100MHz 5G NR (New Radio) システムの場合、無線フロント エンドのサンプル レートは 245.76MSPS (Mega Samples Per Second) ですが、ベースバンド信号の公称サンプル レートは 122.88MSPS です。この場合、DDC 内でサンプル レートを 245.76MSPS から 122.88MSPS に変換する必要があります。さらに、5G NR 信号は遷移帯域が狭いため、良好な通過帯域平坦性と急峻な阻止帯域の減衰を実現するには、長いチャネル フィルターが必要になります。次の図に、5G NR キャリアまたは LTE (Long Term Evolution) キャリアをサポートする 100MHz 5G NR システム用の標準的な DDC インプリメンテーションを示します。100MHz 5G NR キャリアの公称サンプル レートは 20MHz LTE キャリアの 4 倍になるため、次の図に示すように、2 つのフィルター チェーンをインスタンシエートする必要があります。
Versal AI コア シリーズに搭載された AI エンジン アレイは、さまざまなニューメロロジーおよびキャリア構成をサポートするワイヤレス ラジオ アプリケーションに最適化されています。このアレイには、それぞれが 32 ビット スカラー RISC プロセッサ、固定小数点および浮動小数点ベクトル ユニット、データ メモリ、およびインターコネクトで構成される AI エンジンが多数あります。各 AI エンジンのベクトル ユニットは、1 クロック サイクル (1GHz 以上) で 16 ビット実数×実数の MAC 演算を 32 個実行でき、メモリ ロードおよびストア ユニットは、各クロック サイクルでローカル メモリに対して 512 ビット データの読み出しと 256 ビットの書き込みを実行できます。1 個のチップにこのような AI エンジンが数百個あり、ワイヤレス ラジオなどの演算負荷の高いアプリケーションに最適です。
このアプリケーション ノートでは、Versal AI コア デバイスの AI エンジンで動作する、柔軟性、拡張性、およびリソース効率に優れたフィルター チェーンの設計手法について説明します。また、Versal デバイス独自のアーキテクチャを利用して複雑な機能を AI エンジン アレイにマップし、高い性能と効率を実現する高度な手法も示します。このアプリケーション ノートではデジタル ダウンコンバージョンを例として使用しますが、この手法はワイヤレス信号処理のみに限らず、幅広いアプリケーションに応用できます。