電源供給ソリューションおよびシーケンスを検討する際は、PDN のスルー レートとステップ負荷を考慮することが重要です。電源の電圧スルー レートとは、VRM 出力を有効にして負荷に印加したときの、電圧の経時変化率 (ΔV∕ΔT) です。 電圧スルー レートは主に、目標電圧に到達しようとする際の制御回路におけるレース コンディションによって発生するもので、負荷でどれだけの電圧オーバーシュート/アンダーシュートが見られるかは、この電圧スルー レートによって決まります。ターゲット デバイスの AC/DC 仕様に違反しないためには、あらゆる電源供給デザインにおいて、このオーバーシュートとアンダーシュートを調整することが重要です。
通常のデザインでは、電圧スルー レートはマイクロ秒 (µS) ～ミリ秒 (mS) の範囲となります。多くの VRM は、遅延時間に比例した値のキャパシタを使用して出力電圧の立ち上がりを遅らせるソフト スタート機能を備えています。この機能は、このアプリケーション ノートで後述する電源シーケンス (電源供給のタイミング制御) にも使用できます。
過渡イベント中は、負荷で要求される電流が急増するため、VRM の制御ループは電流の増大による電圧変化に対応する必要があります。この場合、電圧が降下し、VRM によって出力電圧が安定するまでオーバーシュートが発生します。電源デザインが負荷 (ここでは ACAP) の要求する電流の過渡的な増大にどれだけ対応できるかは、電源供給ネットワークによって大きく左右されます。次の図に、過渡応答に影響する PDN のさまざまなステージを示します。大規模な PDN では、オンダイ キャパシタンス、パッケージ キャパシタンス、ボード キャパシタンス、VRM バルク キャパシタンスなど、これらの影響を軽減するためのキャパシタ バンクが複数存在します。マイクロ秒オーダーで、過渡イベントに最初に応答するオンダイ キャパシタンスはその電荷を使用して電圧を維持します。この後に、パッケージおよびボード キャパシタンスが続きます。過渡イベントには瞬間的な性質があるため、VRM 制御回路が新しい要求に応答するには時間が必要です。電圧降下はレギュレータの出力キャパシタンスによって軽減されます。
