このアプリケーション ノートは、 『Model Composer を使用した PID コントローラー デザイン』 (XAPP1341) を Versal® ACAP (Adaptive Compute Acceleration Platform) 向けに拡張したものです。Versal AI コア シリーズの登場により、ザイリンクス ユーザーは単精度浮動小数点 (SPFP) 演算をプログラマブル ロジック (PL) でも AI エンジン エンジンでもネイティブに実行できるようになりました。今回のアプリケーション ノートでは、 Vitis™ Model Composer (VMC) を使用することで浮動小数点 DSP (デジタル信号処理) アルゴリズムを PL または AI エンジンのいずれにも柔軟に実装できることを示します。次の図に示すように、基準となる既知の Simulink® PID モデルを使用し、PL への 2 種類の実装 (VMC HLS ブロックセット、および C++ ベースの Math Sequencer) と、1 チャネルの AI エンジン実装で得られた結果の検証とデバッグを実行します。
図 1. 複数のアプローチによる SPFP 閉ループ制御システムのモデル化
このアプリケーション ノートのリファレンス デザイン ファイルは、ザイリンクスのウェブサイトからダウンロードできます。デザイン ファイルの詳細は、リファレンス デザイン を参照してください。