本设计咨询主要涵盖 Versal 器件。如需了解有关如何注册接收新设计咨询通知的信息,请参阅(赛灵思答复记录 18683)
对于所有 Versal 器件,从 XPE 2021.2 起,“XPE Power Design”选项卡上的上电顺序已将 VCCO 电源轨改为先在其各自的电源排序域内进行缓升,并已对此加以最优化。
在某些情况下,部分 VCCO 能与该序列中的其它电源轨共享。请参阅电源设计管理器 (PDM) (china.xilinx.com/pdm) 上的电源设计页面,了解具体详细信息和受支持的电源轨整合方式。
影响
热重启包括但不限于以下用例:
- 外部 POR_B 管脚断言有效
- 内部/外部 SRST
- 看门狗定时器复位
- 多重启动
- 串联启动
- PLM 错误管理
例如,PLM 期间配置硬化的外设时,可能发生诸如 DDRMC 超时或 GT 地址异常等错误,表明配置期间发生超时。
XPlmi_MaskPoll: Addr: 0xF6110008, Mask: 0x10, ExpVal: 0x10, Timeout: 1000000 ...ERROR Received Exception MSR: 0x00000702, EAR: 0xF6890000, EDR: 0x00000000, ESR: 0x00000064, R14: 0xF020CA78, R15: 0xF022F1C4, R16: 0x00000000, R17: 0xF0213DB4