AXI4 存储器映射主旁路写入地址接口信号 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. AXI4 存储器映射主旁路写入地址接口信号
信号名称 方向 描述
m_axib_awaddr

[AXI_ADR_WIDTH-1:0]

输出 此信号为存储器映射写入地址(从主机到用户逻辑)。
m_axib_awid

[ID_WIDTH-1:0]

输出 主写入地址 ID。
m_axib_awlen[7:0] 输出 主写入地址长度。
m_axib_awsize[2:0] 输出 主写入地址大小。
m_axib_awburst[1:0] 输出 主写入地址突发类型。
m_axib_awprot[2:0] 输出 3'h0
m_axib_awvalid 输出 此信号断言有效即表示存在发射到 m_axib_araddr 上的地址的有效写入请求。
m_axib_awready 输入 主写入地址就绪。
m_axib_awlock 输出 1'b0
m_axib_awcache[3:0] 输出 4'h0