AXI4 存储器映射主旁路读取地址接口信号 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. AXI4 存储器映射主旁路读取地址接口信号
信号名称 方向 描述
m_axib_araddr

[AXI_ADR_WIDTH-1:0]

输出 此信号为存储器映射读取地址(从主机到用户逻辑)。

m_axib_arid

[ID_WIDTH-1:0]

输出 主读取地址 ID。
m_axib_arlen[7:0] 输出 主读取地址长度。
m_axib_arsize[2:0] 输出 主读取地址大小。
m_axib_arprot[2:0] 输出 3'h0
m_axib_arvalid 输出 此信号断言有效即表示存在发射到 m_axib_araddr 上的地址的有效读取请求。
m_axib_arready 输入 主读取地址就绪。
m_axib_arlock 输出 1'b0
m_axib_arcache[3:0] 输出 4'h0
m_axib_arburst 输出 主读取地址突发类型。