AXI4 存储器映射写入接口信号 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. AXI4 存储器映射写入接口信号
信号名称 方向 描述
m_axi_wdata

[DATA_WIDTH-1:0]

输出 主写入数据。
m_axi_wlast 输出 主写入结束。
m_axi_wstrb 输出 主写入选通。
m_axi_wvalid 输出 主写入有效。
m_axi_wready 输入 主写入就绪。
m_axi_wuser

[DATA_WIDTH/8-1:0]

输出 读取接口的奇偶校验端口。此端口仅在“Propagate Parity”(传输奇偶校验)模式下才启用。