AXI4 存储器映射默认设计示例 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文

下图显示了作为默认设计的 AXI4 (AXI-MM) 接口。此设计示例在含 AXI4 MM 接口的用户设计上提供了 4KB 的块 RAM。对于 H2C 传输,DMA/Bridge Subsystem for PCI Express® 会从主机读取数据,并写入用户侧的块 RAM。对于 C2H 传输,DMA/Bridge Subsystem for PCI Express® 会从块 RAM 读取数据,并写入主机存储器。来自 IP 目录的设计示例仅含 4 KB 块 RAM;如果需要,您可重新生成子系统以获取更大的块 RAM。

图 1. AXI-MM 默认设计示例