C2H Channel Interrupt Enable Mask (0x90) - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2022-11-16
Version
4.1 简体中文
表 1. C2H Channel Interrupt Enable Mask (0x90)
位索引 默认 访问类型 描述
23:19 5'h0 RW

im_desc_error[4:0]

设为 1 则会在记录对应的 Status.Read_Error 时发生中断。

13:9 5'h0 RW

im_read_error[4:0]

设为 1 则会在记录对应的 Status.Read_Error 时发生中断。

8:7     保留
6 1'b0 RW

im_idle_stopped

设为 1 则会在记录 Status.Idle_stopped 时发生中断。

4 1'b0 RW

im_magic_stopped

设为 1 则会在记录 Status.Magic_stopped 时发生中断。

2 1'b0 RW

im_descriptor_completd

设为 1 则会在记录 Status.Descriptor_completed 时发生中断。

1 1'b0 RW

im_descriptor_stopped

设为 1 则会在记录 Status.Descriptor_stopped 时发生中断。

0     保留