除了基于 RTL 的设计示例外，IP 还支持基于 AMD Vivado™
IP integrator 的设计示例。要使用的设计示例，请执行以下操作：
- 创建 IP integrator 模块框图。
- 打开 IP integrator 工作空间，如下图所示。
- 要在画布中添加 DMA/Bridge IP，请在 IP 目录中搜索 DMA/Bridge (xdma) IP。
在画布中添加此 IP 后，就会在画布顶部显示绿色“Designer Assistance”（设计辅助）信息栏。
- 单击 Designer Assistance 信息栏中的Run Block Automation（运行块自动化设置）。
这样即可打开“Run Block Automation”（运行块自动化设置）对话框（如下图所示），其中列出了当前设计中可执行块自动化设置的所有 IP（左侧窗格），以及与特定自动化设置相关联的任意选项（右侧窗格）。在此情况下，左侧窗格中的层级中只有 XDMA IP。右侧窗格包含描述以及可用选项。“Options”（选项）可用于配置 IP 以及判断块自动化设置的自动化级别。
“Run Block Automation”对话框包含“Automation Level”（自动化级别）选项，该选项可设置为“IP Level”（IP 级别）或“Subsystem Level”（子系统级别）。
- IP Level
- 选择 IP 级别自动化时，“Block Automation”会为
sys_clk输入插入实用工具缓冲器，并为 XDMA IP 连接sys_rst_n输入和pcie_mgt输出接口，如下图所示。
- Subsystem Level
- 选择子系统级别自动化时，“Block Automation”会在画布上插入必要的子 IP 并建立必要的连接。除了连接
sys_clk和sys_rst_n输入外，它还会连接 pcie_mgt 输出接口，并连接user_lnk_up、user_clk_heartbeat和user_resetn输出。它会插入 AXI Interconnect 以通过 AXI BRAM 控制器来将块存储器 (Block Memory) 与 XDMA IP 相连。在“Run Block Automation”对话框中启用 AXI4‑Lite 主接口和 AXI-MM 旁路接口时，AXI Interconnect 具有 1 个主接口和多个从接口。启用 AXI4‑Lite 主接口和 AXI-MM 旁路接口时，此块自动化还会插入块存储器和 AXI BRAM 控制器。