子系统内部可配置为实现最多 8 个独立物理 DMA 引擎（针对 H2C 和 C2H 最多各 4 个）。这些 DMA 引擎可映射到用户应用的独立 AXI4‑Stream 接口或共享 AXI4 (MM) 接口。在 AXI4 MM 接口上，DMA/Bridge Subsystem for PCI Express® 可生成请求和期望的完成包。AXI4‑Stream 接口为仅含数据的接口。
配置的通道类型可用于判定发生传输事务的总线：
- 主机到卡 (H2C) 通道可向 PCIe 生成读取请求并向用户应用提供数据或者生成写入请求。
- 卡到主机 (C2H) 通道会等待用户侧的数据，或者在用户侧生成读取请求，然后向 PCIe 生成包含接收到的数据的写入请求。
DMA/Bridge Subsystem for PCIe 还支持主机访问用户逻辑。到达“PCIe 到 DMA 旁路基址寄存器 (BAR)”的写入请求由 DMA 进行处理。来自该写入请求的数据将通过 NoC 接口到 PL 逻辑来转发至用户应用。
主机访问用户逻辑中的配置和状态寄存器的能力是通过 AXI 主端口提供的。这些请求均为 32 位读取或写入。用户应用也可通过 AXI 从端口访问内部 DMA 配置和状态寄存器。
为 H2C 和 C2H 启用多个通道时，AXI4 主接口上的传输事务将在所有选中的通道内进行交织。在此情况下会使用简单的循环协议来维护所有通道。传输事务的粒度取决于主机最大有效载荷大小 (MPS)、页面大小和其他主机设置。