在 7 系列 Gen2 器件的“Shared Logic”选项卡下选中“Internal Shared GT_COMMON and Clocking”选项时，下表中的端口就会出现在边界处。
| 名称 | 方向 | 宽度 |
|---|---|---|
| int_dclk_out | 输出 | 1 位 |
| int_oobclk_out | 输出 | 1 位 |
| int_pclk_sel_slave | 输入 | 1 位 |
| int_pclk_out_slave | 输出 | 1 位 |
| int_pipe_rxusrclk_out | 输出 | 1 位 |
| int_qplllock_out | 输出 | 2 位 |
| int_qplloutclk_out | 输出 | 2 位 |
| int_qplloutrefclk_out | 输出 | 2 位 |
| int_rxoutclk_out | 输出 | 1 位 |
| int_userclk1_out | 输出 | 1 位 |
| int_userclk2_out | 输出 | 1 位 |
在 7 系列 Gen2 器件的“Shared Logic”选项卡下选中“Shared GT_COMMON”选项时，下表中的端口就会出现在边界处。
| 名称 | 方向 | 宽度 |
|---|---|---|
| qpll_drp_crscode | 输入 | 12 位 |
| qpll_drp_fsm | 输入 | 18 位 |
| qpll_drp_done | 输入 | 2 位 |
| qpll_drp_reset | 输入 | 2 位 |
| qpll_qplllock | 输入 | 2 位 |
| qpll_qplloutclk | 输入 | 2 位 |
| qpll_qplloutrefclk | 输入 | 2 位 |
| qpll_qplld | 输出 | 1 位 |
| qpll_qpllreset | 输出 | 2 位 |
| qpll_drp_clk | 输出 | 1 位 |
| qpll_drp_rst_n | 输出 | 1 位 |
| qpll_drp_ovrd | 输出 | 1 位 |
| qpll_drp_gen3 | 输出 | 1 位 |
| qpll_drp_start | 输出 | 1 位 |
在 7 系列 Gen2 器件的“Shared Logic”选项卡下选中“Shared Clocking”选项时，下表中的端口就会出现在边界处。
| 名称 | 方向 | 宽度 |
|---|---|---|
| pipe_pclk_in | 输入 | 1 位 |
| pipe_rxusrclk_in | 输入 | 1 位 |
| pipe_rxoutclk_in | 输入 | 1 位 |
| pipe_dclk_in | 输入 | 1 位 |
| pipe_userclk1_in | 输入 | 1 位 |
| pipe_userclk2_in | 输入 | 1 位 |
| pipe_oobclk_in | 输入 | 1 位 |
| pipe_mmcm_lock_in | 输入 | 1 位 |
| pipe_mmcm_rst_n | 输入 | 1 位 |
| pipe_txoutclk_out | 输出 | 1 位 |
| pipe_rxoutclk_out | 输出 | 1 位 |
| pipe_pclk_sel_out | 输出 | 1 位 |
| pipe_gen3_out | 输出 | 1 位 |
下表显示了该版本的 IP 中新增的端口。当启用 MSI-X 功能并且器件类型为“PCIe Endpoint”时，此端口在边界处可用。
| 名称 | 方向 | 宽度 |
|---|---|---|
| msix_en | 输出 | 1 位 |