端口描述 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
重要: 本文档仅涵盖 DMA 模式端口描述。对于 AXI Bridge 模式,请参阅 AXI Bridge for PCI Express Gen3 Subsystem 产品指南(PG194)

AMD DMA/Bridge Subsystem for PCI Express® 直接连接至 Integrated Block for PCIe。根据 IP 配置,连接到 PCIe 集成块 IP 的数据路径接口位宽为 64、128、256 或 512 位,且运行速率上限为 250 MHz。数据路径宽度适用于除 AXI4‑Lite 接口外的所有数据接口。AXI4‑Lite 接口位宽固定为 32 位。

下列各表描述了与该子系统关联的端口。