配置 AXI4-Lite 存储器映射写入从接口信号 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. 配置 AXI4-Lite 存储器映射写入从接口信号
信号名称 方向 描述
s_axil_awaddr[31:0] 输入 此信号为存储器映射写入地址(从用户逻辑到 DMA)。
s_axil_awvalid 输入 此信号断言有效即表示存在发射到 s_axil_awaddr 上的地址的有效写入请求。
s_axil_awprot[2:0] 输入 未使用
s_axil_awready 输出 从写入地址就绪。
s_axil_wdata[31:0] 输入 从写入数据。
s_axil_wstrb 输入 从写入选通。
s_axil_wvalid 输入 从写入有效。
s_axil_wready 输出 从写入就绪。
s_axil_bvalid 输出 从写入响应有效。
s_axil_bready 输入 保存响应就绪。