配置 AXI4-Lite 存储器映射读取从接口信号 - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. 配置 AXI4-Lite 存储器映射读取从接口信号
信号名称 方向 描述
s_axil_araddr[31:0] 输入 此信号为存储器映射读取地址(从用户逻辑到 DMA)。
s_axil_arprot[2:0] 输入 未使用
s_axil_arvalid 输入 此信号断言有效即表示存在发射到 s_axil_araddr 上的地址的有效读取请求。
s_axil_arready 输出 从读取地址就绪。
s_axil_rdata[31:0] 输出 从读取地址。
s_axil_rresp 输出 从读取响应。
s_axil_rvalid 输出 从读取有效。
s_axil_rready 输入 从读取就绪。