10G 仅限 MAC 的时钟架构如 时钟 所示。其中有 3 个时钟域，如虚线部分所示。
图 1. 10G 仅限 MAC 配置的时钟架构
- rx_mii_clk
-
rx_mii_clk可在内部驱动，也可在外部驱动。必须选择该时钟以满足 IEEE 802.3 要求的 156.25 MHz ± 100 ppm（针对 10 Gb/s 运行）。 - tx_mii_clk
-
tx_mii_clk可在内部驱动，也可在外部驱动。必须选择该时钟以满足 IEEE 802.3 要求的 156.25 MHz ± 100 ppm（针对 10 Gb/s 运行）。 - clk
-
clk时钟用于驱动所有内部 RX 和 TX 核逻辑，包括 AXI4‑Stream 接口以及控制信号和状态信号。clk时钟运行频率应大于或等于 156.25 MHz。