AXI4‑Lite 接口 - 4.1 简体中文

10G/25G High Speed Ethernet Subsystem 产品指南 (PG210)

Document ID
PG210
Release Date
2023-05-10
Version
4.1 简体中文
表 1. AXI4‑Lite 接口
信号 方向 时钟域 描述
s_axi_aclk 输入 不适用 AXI4‑Lite 接口时钟
s_axi_aresetn 输入 s_axi_aclk AXI4‑Lite 接口复位
s_axi_awaddr[31:0] 输入 s_axi_aclk 写入地址
s_axi_awvalid 输入 s_axi_aclk 写入地址有效
s_axi_awready 输出 s_axi_aclk 写入地址就绪
s_axi_wdata[31:0] 输入 s_axi_aclk 写入数据
s_axi_wstrb[3:0] 输入 s_axi_aclk 写入数据字节有效。绑定到 4'hF
s_axi_wvalid 输入 s_axi_aclk 写入有效
s_axi_wready 输出 s_axi_aclk 写入就绪
s_axi_bresp 输出 s_axi_aclk 写入响应
s_axi_bvalid 输出 s_axi_aclk 写入响应有效
s_axi_bready 输入 s_axi_aclk 写入响应就绪
s_axi_araddr[31:0] 输入 s_axi_aclk 读取地址
s_axi_arvalid 输入 s_axi_aclk 读取地址有效
s_axi_arready 输出 s_axi_aclk 读取地址就绪
s_axi_rdata[31:0] 输出 s_axi_aclk 读取数据
s_axi_rresp 输出 s_axi_aclk 读取响应
s_axi_rvalid 输出 s_axi_aclk 读取数据有效
s_axi_rready 输入 s_axi_aclk 读取就绪