下表显示了 AXI4‑Stream 接收接口信号。
名称 | I/O | 时钟域 | 描述 |
---|---|---|---|
rx_axis_tdata[63:0] | 输出 | clk | AXI4‑Stream 数据,连接到上层 |
rx_axis_tkeep[7:0] | 输出 | clk | AXI4‑Stream 数据控制,连接到上层 |
rx_axis_tlast | 输出 | clk | AXI4‑Stream 信号,指示包结束 |
rx_axis_tvalid | 输出 | clk | AXI4‑Stream 数据有效 |
rx_axis_tuser | 输出 | clk |
AXI4‑Stream 用户边带接口 1 指示接收到的包无效 0 指示接收到的包有效 |
rx_parityout[7:0] | 输出 | clk | AXI4‑Stream 核生成的奇偶校验。遵循与 rx_axis_tkeep 相同的数据通道映射。 |