下表显示了 IEEE 802.3 第 108 条 RS-FEC 控制信号、状态信号和统计数据信号。
信号 | I/O | 时钟 | 描述 |
---|---|---|---|
ctl_rx_rsfec_enable_correction | 输入 | rx_serdes_clk |
等效于 MDIO 寄存器 1.200.0
|
ctl_rx_rsfec_enable_indication | 输入 | rx_serdes_clk |
等效于 MDIO 寄存器 1.200.1
|
ctl_rsfec_enable | 输入 | rx_serdes_clk |
启用 RS-FEC 功能。 注释: 10G/25G Ethernet IP 子系统的部分变体可能包含单独的 TX 和 RX 使能信号。
|
ctl_rsfec_ieee_error_indication_mode | 输入 | rx_serdes_clk |
此信号表示该核遵循 IEEE RS-FEC 规范。
|
ctl_rsfec_consortium_25g | 输入 | rx_serdes_clk |
此信号在 IEEE 第 108 条与 25G 以太网联盟模式之间进行切换
注释: 10G/25G 子系统的部分变体可能包含独立的 RX 和 TX 联盟信号。
|
stat_rx_rsfec_hi_ser | 输出 | rx_serdes_clk |
表示符号错误过多。 如果含 8192 个代码字的窗口内的 RS-FEC 符号错误数量超过阈值 417,则此项设置为 1。 否则,设为 0 |
stat_rx_rsfec_lane_alignment_status | 输出 | rx_serdes_clk | 值为 1 表示 RX RS-FEC 块在来自收发器的数据上已达成对齐。 |
stat_rx_rsfec_corrected_cw_inc | 输出 | rx_serdes_clk | 此信号为递增值,对应已纠正的错误数 |
stat_rx_rsfec_uncorrected_cw_inc | 输出 | rx_serdes_clk | 此信号为递增值,对应未纠正的错误数 |
stat_rx_rsfec_err_count0_inc[2:0] | 输出 | rx_serdes_clk | 此信号为递增值,对应已检测到的错误数 |
stat_tx_rsfec_lane_alignment_status | 输出 | tx_serdes_clk | 值为 1 表示 TX RS-FEC 块在传入 PCS 数据上已达成对齐。 |