IEEE 第 108 条 (RS-FEC) 集成 - 4.1 简体中文

10G/25G High Speed Ethernet Subsystem 产品指南 (PG210)

Document ID
PG210
Release Date
2023-05-10
Version
4.1 简体中文

如果想要在 25G Ethernet IP 和 GT 之间包含 IEEE 第 108 条 RS-FEC 软核 IP(用于纠错),则必须在“Configuration”(配置)选项卡下选中Include Clause 108 (RS-FEC)(包含第 108 条 (RS-FEC))复选框。该选项仅可用于 25G 线速率。

图 1. 25G 和 GT 之间的 RS-FEC 集成

此功能启用 25G 核和 GT 之间例化的 IEEE 第 108 条 RS-FEC 软核 IP 组件。来自 25G 核的 TX SerDes 线将输入到 RS-FEC 软核 IP 以用于前向纠错编码。然后,将来自 RS-FEC 模块的输出馈送到 GT。同样,来自 GT 的 RX SerDes 线将馈送到 RS-FEC 模块以用于纠错解码,然后馈送到 25G 核。

请参阅 25G IEEE 802.3by Reed-Solomon Forward Error Correction LogiCORE IP 产品指南(PG217)(需注册) 以了解适用于 LogiCORE IP 核的 IEEE 第 108 条里德-所罗门前向纠错码 (Reed-Solomon Forward Error Correction) 及其功能。