此接口用于连接到物理层,在其中作为独立器件,或者在 Ethernet MAC 核旁的 FPGA 内实现。下表显示了与该接口关联的端口。
名称 | I/O | 时钟域 | 描述 |
---|---|---|---|
rx_mac_mii_d[63:0]/rx_mii_d | 输入 | rx_mii_clk | 从 PHY 接收数据 |
rx_mac_mii_c[7:0]/rx_mii_c | 输入 | rx_mii_clk | 从 PHY 接收控制 |
rx_mac_mii_clk/rx_mii_clk | 输入 | 接收从 PHY 连接的时钟 | |
rx_mac_mii_reset/rx_mii_reset | 输入 | rx_mii_clk | 复位从 PHY 接收的信号 |
tx_mac_mii_d[63:0]/tx_mii_d | 输出 | tx_mii_clk | 将数据发射到 PHY |
tx_mac_mii_c[7:0]/tx_mii_c | 输出 | tx_mii_clk | 将控制发射到 PHY |
tx_mac_mii_clk/tx_mii_clk | 输出 | XGMII 输出时钟,发送到外部 PHY | |
tx_mac_mii_reset/tx_mii_reset | 输出 | tx_mii_clk | 复位信号,发送到外部 PHY |