根据 IEEE 802.3 第 108 条或 25G 以太网联盟的 Schedule 3,10G/25G 子系统的 RS-FEC 功能特性可提供纠错功能。
该功能需按 IEEE 802.3 表 82-2 中的定义,插入 PCS 对齐标记。针对对齐标记以及对齐标记之间的代码字值都提供了输入。
可通过使能信号绕过 RS-FEC 功能。这将绕过 RS-FEC 功能并将 PCS 直接连接到收发器,好处是可降低时延。请参阅 25G IEEE 802.3by Reed-Solomon Forward Error Correction LogiCORE IP 产品指南(PG217)(需注册),以获取各旁路模式(定义如下)下最新时延性能数据:
- FEC Bypass Correction
- 解码器执行错误检测,但不纠错(请参阅 IEEE 802.3by 标准第 108.5.3.2 条)。在此模式下可降低时延(请参阅 25G IEEE 802.3by Reed-Solomon Forward Error Correction LogiCORE IP 产品指南(PG217)(需注册) 中的时延图示)。
- FEC Bypass Indication
- 在此模式下,执行数据纠错,但无错误指示。在此模式下会生成额外信号
rx_hi_ser
用于降低无法检测到包中错误的可能性。RS 解码器会计算在 8192 个代码字的非重叠块中检测到的符号错误的数量(请参阅 IEEE 802.3by 标准第 108.5.3.2 条)。在此模式下可降低时延。 - Decoder Bypass
- 当纠错旁路和错误指示旁路均处于高位 (High) 时,可通过将“IEEE Error indication”设置为“Low”来绕过 RS 解码器。