XGMII/25GMII 接口端口 - 4.1 简体中文

10G/25G High Speed Ethernet Subsystem 产品指南 (PG210)

Document ID
PG210
Release Date
2023-05-10
Version
4.1 简体中文

下表显示了 XGMII/25GMII I/O 端口。

表 1. XGMII/25GMII 接口端口
名称 I/O 时钟域 描述
rx_mii_d[63:0] 输出 rx_mii_clk 接收 XGMII/25GMII 数据总线。
rx_mii_c[7:0] 输出 rx_mii_clk XGMII/25GMII 接收控制总线。
rx_mii_clk 输入 请参阅 时钟 接收 XGMII/25GMII 时钟输入。
tx_mii_d[63:0] 输入 tx_mii_clk 发射 XGMII/25GMII 数据总线。
tx_mii_c[7:0] 输入 tx_mii_clk 发射 XGMII/25GMII 控制总线。
rx_clk_out 输出 请参阅 时钟 这是 RX PCS 统计数据的参考时钟。
tx_clk_out(或 tx_mii_clk) 输出 请参阅 时钟 此输出用于对 TX MII 总线进行时钟设置。在此信号的上升沿上对数据进行时钟设置。
rx_mii_reset 输入 异步 RX MII 接口的复位输入。
tx_mii_reset 输入 异步 TX MII 接口的复位输入。