设计示例包含等待定时器。`define SIM_SPEED_UP 可用于通过缩短这些等待时间来缩短仿真时间。SIM_SPEED_UP 仅在运行 RTL 仿真时才可用。它在使用综合后或实现后网表运行仿真时不可用。
VCS
使用 vlogan 选项:+define+SIM_SPEED_UP。
ModelSim
使用 vlog 选项:+define+SIM_SPEED_UP。
Vivado 仿真器
使用 xvlog 选项:-d SIM_SPEED_UP。
Questa Advanced Simulator
使用 vlog 选项:+define+SIM_SPEED_UP。
Riviera Pro 仿真器
使用 vlog 选项:+define+SIM_SPEED_UP。
Xcelium Parallel Simulator
使用 xmvlog 选项:+define+SIM_SPEED_UP。
注释: 该核必须采用满量程 (fs) 分辨率进行仿真。
启用 RS-FEC 的配置仿真
为加速仿真,可应用 SIM_SPEED_UP 并在“Settings”(设置)窗口中取消选中Use Precompiled IP simulation libraries(使用预编译的 IP 仿真库)复选框,如下图所示。如不执行此操作,仿真可能长时间运行并导致超时错误。
图 1. “Use Precompiled IP Simulation Libraries”已禁用
图 2. SIM_SPEED_UP 已启用