修订历史 - 4.1 简体中文

通过提供 CORE_CONFIGURATION 和 RESYNC_CLK_PERIOD 值，添加针对混合定时器模块的支持。

端口定时器寄存器

新增启用 AXI4‑Lite 情况下的 ANLT 开发板测试步骤。

新增 AXI-4 统计数据计数器启用支持。

新增 GT Rx 接收器选项。

更新 TSN 功能的许可表。

更新 ctl_rx_min_pakcet_length 的描述。

新增运行时切换配置的注释。

在“设计示例”章节中新增 stat_reg_compare 端口。

重命名 MAC+PCS/PMA 32 位 1588 寄存器。

为表 3-4 新增表格注释。

在“IP 相关信息”的“功能特性”部分中新增时间敏感网络 (TSN) 这一付费功能。

在表 1-2 中新增 25G/10G Ethernet MAC+PCS/PMA 描述。

在第 1 章“25G 支持的功能特性”和“10G 支持的功能特性”部分中添加对 802.1cm 抢占 (preemption) 功能的支持。

更新第 1 章中的许可信息。

在表 2-12 中添加有关 ctl_local_loopback 描述的注释。

在表 2-96 中添加有关 ctl_autoneg_bypass 信号的注释。

在表 2-110 中针对 stat_tx_bad_parity 信号添加位 7。

在表 2-128 中为 runtime_switchable 信号的位 1 添加注释。

在第 3 章的“入口”部分中添加有关 1588 时间戳精度的选项。

在第 3 章中新增“以太网数据路径奇偶校验”章节和 802.1cm 抢占功能特性章节。

更新第 3 章中“以太网数据路径奇偶校验”的第二段中的描述。

更新图 4-1、4-2、4-3 和 4-4

在表 4-1 中添加“Enable Preemption 802.3br”选项。

在表 4-2 中添加“Enable Datapath Parity”选项和“Enable Packet Assembly FIFO”选项。

在表 3-1 中更新有关默认频率的注释。

在第 4 章的“必要约束”部分中新增内容。

在第 5 章的“AXI4-Lite 接口实现”部分中新增 .h 头文件小节。

在第 6 章中更新图 6-1。

在附录 C 的“参考资料”部分中添加Vivado Design Suite 用户指南：如何适用约束(UG903)。

如需了解有关寄存器和端口的添加信息，请参阅附录 A 中的“从 v2.3 到 v2.4 的更改”。

更新第 108 条 RS-FEC 以支持表 1-1 中的下列条目：运行时可切换 10G/25G MAC+PCS 和运行时可切换 10/25G 仅限 PCS。

在表 3-1 中，将第一列的列名从“本地故障指示”更改为“名称”。

如需了解有关端口和寄存器的添加、移除和更改信息，请参阅附录 A 中的“从 v2.3 (10/04/2017) 到 v2.3 (12/20/2017) 的更改”。

更新图 3-2。

在 refclk_p0、refclk_n0 和 tx_serdes_refclk 描述中添加对应 32 位 10G 的 312.5 MHz。

在 2-13、2-37 和 5-2 中为下列信号添加有关无效前导码的注释：stat_rx_bad_sfd、stat_rx_bad_preamble、stat_rx_bad_preamble_* 和 stat_rx_bad_sfd_*。

在表 1-1 中添加有关自动协商的注释。

在第 2 章的“不间断连续传输”部分中添加有关客户端数据逻辑的文本。

在第 3 章的“性能”部分中移除表 3-2 和支持文本。

在第 2 章的“统计数据计数器”部分中添加有关可读 STAT_*_MSB/LSB 寄存器的注释。

在表 2-4 和表 2-7 中添加“时钟域”列，并更新表 2-11 中的时钟域值。

在第 2 章的“状态寄存器”部分开头处添加有关运行时切换模式的文本。

在第 3 章的“出口”部分中修改普通时钟和透明时钟数值。

在表 3-1 中为 tx_ptp_tstamp_out[80-1:0] 和 rx_ptp_tstamp_out[80-1:0] 添加双步 1588 操作相关文本。

更新法律声明和关于与汽车相关用途的免责声明。

更新第 4 章中的截屏。

在第 4 章的“仿真加速”部分中添加有关 SIM_SPEED_UP 的文本。

对于表 5-2 中的 axi_ctl_core_mode_switch_*，将其值更改为 0x0138

添加、更改并移除部分端口和寄存器。欲知详情，请参阅“从 v2.2 到 v2.3 的更改”。

更新“订购信息”部分。

更新“IP 相关信息”表中的“支持的用户接口”行和“支持的软件驱动程序”行。

请参阅“从 v2.1 到 v2.2 的更改”，以了解新变体、功能特性更新以及端口添加和更新的相关信息。

更新表 1-1、表 1-2 和表 2-1。

更新第 4 章中的截屏。

从表 4-1 中移除“AN/LT 时钟”选项。

将“IP 相关信息”表中的“支持的用户接口”更改为 AXI4-Stream。

更新功能特性列表，添加新的功能特性。

在第 1 章中添加“10G/25G 运行时可切换 IP 功能特性”部分和“特性兼容性矩阵”表。

在第 1 章的“许可和订购信息”中添加“订购信息”部分。在新增的表 1-2 中为独立 64 位 MAC 添加新的许可证密钥。

将图 2-1 标题更改为 25 Gb/s 核模块框图。

新增“图 2-2：10 Gb/s 核模块框图”和“图 2-4：适用于 10 Gb/s 操作的 64 位独立版本 MAC”。

在全文各小节的 AXI4-Stream 接口标题中新增 32 位信息，并新增适用于 32 位操作的时序图。

新增对应于 64 位 10G MAC 服务产品的章节。

更新 64 位 MAC+PCS 变体，以包含全新的 32 位低时延 10G MAC + PCS 变体。

将“端口描述”名称更改为“端口描述 - MAC+PCS 变体”

新增“端口描述 - 10G Ethernet MAC（64 位）变体”章节及其各小节。

在表 2-5 中新增对应时延的行。

更新表 2-39 到表 2-41 中的大部分注释。

在第 3 章中添加“低时延 32 位 10 Gb/s MAC（含 PCS）”和“仅限10G MAC 时钟设置”部分。

更新图 3-7 和 3-8 中的 IBUFDS_GTE3。

移除图 3-6 和图 3-8（同步时钟模式）

在表 4-1 中更新“选择核”和“时钟设置”选项。

更新图 4-1 到图 4-4。

在所有实例中将“Ethernet MAC+PCS/PMA”替换为“Ethernet MAC+PCS/PMA-32 位/64 位”，并在表 5-2 中插入“或 Ethernet MAC”。

更新移植指南以包含 AXI4-Stream 接口

已通篇将 LGMII 更改为 XGMII/25GMII。

已通篇将 XXVGMII 更改为 25GMII

如需了解端口和寄存器更改，请参阅附录 A“移植和更新”。

在第 2 章的“配置寄存器映射”部分中，已将“tx_reset 和 rx_reset”更改为“s_axi_aresetn”，将“高电平有效”更改为“低电平有效”。

在第 2 章的“状态寄存器映射”部分的第一段中添加有关清除状态寄存器的文本。

在第 2 章的“统计数据寄存器”部分的第一段中添加有关清除统计数据计数器的文本。

为表 4-1 中的“配置选项”更新表格注释 3 和 4 并添加表格注释 5。

在第 5 章的“概述”部分中添加有关自动协商/链路训练的注释。

在表 5-2 核 xci 顶层端口列表中添加许多端口，并删除许多端口。欲知详情，请参阅“移植和更新”附录。

在表 2 核 xci 顶层端口列表的所有描述中移除文本“GT 选择和”。

在附录 A“移植和更新”中添加有关从传统 10G EMAC 移植的信息。

通篇添加对 tick_reg_mode_sel 的引用。

更新下列图示：3-6、3-7、3-8、3-9、4-1、4-2、4-3 和 4-4

在表 3-1 中更新 tx_ptp_1588op_in[1:0] 和 rx_ptp_tstamp_out[80-1:0] 的描述。

添加单步操作支持。

在表 3-3 中更新多项端口描述。

在表 4-1 的“Select Core”选项中添加“Ethernet MAC”值。

在表 4-1 中将“Include FEC Logic”选项替换为“Clause 74 (BASE-KR FEC)”。

在表 4-1 中添加“Clause 108 (RS-FEC)”选项。

在第 4 章的“仿真”部分中添加新的“仿真加速”小节。

在表 5-2 中更新 ctl_rx_rate_10g_25gn_* 的描述。

在表 5-2 中添加 rx_ptp_tstamp_valid_out_*。

在第 5 章的“AXI4-Lite 接口实现”部分下添加多个小节。

在“调试”附录的“仿真缓慢”部分中添加步骤 5。

在“调试”附录的“时钟设置和复位”部分中添加有关 GTRXRESET 的新段落。

在第 5 章中添加“核 xci 顶层端口列表”部分。

更新对 IEEE 2015 的引用（替代 2012）。

通篇将 10 Gb/s 更改为 10.3125 Gb/s

更新图示：2-2、3-16、4-1、4-2、4-3、4-4、5-1、5-2、5-3、5-4 和 5-5

通篇添加 XGMII 到 XVGMII。

通篇将 XXVMII 更改为 XVGMII。

通篇添加有关支持 MAC+PCS 的地址的注释。

在表 2-24 中添加十六进制地址和链路。

在表 2-25、2-28 和 2-86 中添加多个位元

为 STAT_TX_RSFEC_STATUS_REG: 044C、STAT_RX_ERROR_LSB: 0668、STAT_RX_ERROR_MSB: 066C、STAT_RX_RSFEC_ERR_COUNT0_INC_LSB: 0680 和 STAT_RX_RSFEC_ERR_COUNT0_INC_MSB: 0684 添加新的寄存器表

移除第 3 章中的“通用设计指南”部分。

在表 3-1 中添加 tx_ptp_rxtstamp_in

通篇已将“HSEC”更改为“10G/25G High Speed Ethernet Subsystem”。

在表 4-1 中添加“控制和统计数据接口”部分

在表 4-3 中添加“GT 位置”部分，并更新“其他”部分中的选项

在表 4-3“GT 时钟选项”中更新部分描述

在第 5 章“设计示例”中更新概述

更新可选模块的描述。

在第 5 章中添加“设计示例层级（设计示例中包含 GT）”、“运行时可切换”和“IEEE 第 108 条 (RS-FEC) 集成”部分。

完全修改第 5 章的“共享逻辑实现”部分。

添加共享逻辑封装器中所含模块的描述。

完全修改附录 B“调试”中的“仿真调试”章节。

通篇将 802.3-2012 更改为 802.3-2015。

通篇添加单步操作。

在表 3-3 中更新多项端口描述。

在第 4 章中新增“仿真加速”部分。

在表 5-2 中新增端口 rx_ptp_tstamp_valid_out_*。

在“调试”附录的“仿真缓慢”部分中添加步骤 5。

在“调试”附录的“时钟设置和复位”部分中添加有关 GTRXRESET 的段落。

添加 UltraScale+ 支持。

新增包含 RSFEC、1588 单步支持和双步支持的章节。

新增“IEEE 1588 时间戳”章节。

为 2 个 AXI4-Stream 接口添加 rx_preambleout [55:0]。

为 AXI4-Stream 接口添加 tx_preamblein [55:0]。

在配置、状态和计数器寄存器映射中添加寄存器。

将定制前导码从频带内更改为频带外。

在“统计数据计数器”章节中添加有关 pm_tick 和 TIC_REG 的文本

更改 tx_axis_tuser 和 rx_axis_tuser 信号的极性。

更新图 3-13 和图 3-14。

从表 4-2 中移除“VLane 调整模式”。

移除 LBUS 资料。

在表 C-4 中，添加 ctl_tx_ipg_value[3:0]。

添加指向网上的性能和资源使用情况数据的链接。

添加 stat_rx_valid_ctrl_code、ctl_tx_custom_preamble_enable 和 ctl_rx_custom_preamble_enable 信号。

更新 tx_axis_ tuser 信号描述。

在“AXI4-Stream 发射接口”章节中更新“正常发射”和“中止发射”信息。

在“设计流程步骤”章节中添加 Vivado IDE 选项详细信息。

在“设计示例”章节中新增信息。