图 1. 入口
入口逻辑不会通过解析入口数据包来搜索 1588 (PTP) 帧。而是改为提取接收到的每个帧的时间戳，并将该值输出到用户逻辑。该功能始终启用，但如果无需此功能，则可忽略时间戳输出。
先过滤 PCS 解码器，然后再过滤时间戳，这样即可仅保留对应于包起始 (SoP) 的时间戳。这些 80 位时间戳在系统侧输出。在 SoP 周期内，此时间戳有效。
以太网帧的 1588 时间戳的准确性取决于多个因素，其中部分因素不在此 IP 核的适用范围内：
时间戳误差 = (10/25G IP 核 1588 时间戳误差) + (外部时间戳采样误差) + (因系统时钟抖动、收发器不确定性和其他隐私而导致的误差)
10/25G IP 核 1588 时间戳误差：
- 普通时钟模式：+/- 1 ns（由 ToD 格式的粒度所致）
- 透明时钟模式：+/- 1 SerDes 时钟位时间
影响时间戳准确性的因素：
- 此 IP 核要求用户对系统定时器输入进行采样，并将其重定时至指定的时钟域（TX SerDes 或 RX SerDes）。简单的采样电路将引发 +/- 1 SerDes 时钟误差。如果客户实现定制同步设计，则可提升准确性。
- 在此 IP 核内部不执行外部延迟（例如，收发器）补偿。这些延迟可以作为偏移来判定和添加。
- 对于具有 RSFEC 的 IP 核，时序层假定位于 RSFEC 外部，因此 RX 反相函数可以消除因 TX 上的转码与校验和插入而引发的任何变化。欲知详情，请参阅 802.3-2018 第 90.7 条。
- 对于具有 RSFEC 的 MAC+PCS IP 核，该核会对由于 AM 插入导致的速率调整所产生的影响加以补偿。
- 64b IP 核会对半块启动（含 S4 的 64B/66B 块）进行补偿。