| 名称 | 大小 | I/O | 描述 |
|---|---|---|---|
| sys_reset | 1 | 输入 | 用于核的复位。 注释：
|
| dclk | 1 | 输入 | 稳定输入时钟，连接到 GT。 注释：
|
| sys_reset_0 | 1 | 输入 | 用于核的复位。 注释：
|
| dclk_0 | 1 | 输入 | 稳定输入时钟，连接到 GT。 注释：
|
| clk_322 | 1 | 输入 | 作为基于 CMAC 的硬核 RS-FEC 块的稳定输入时钟。 注释： 在“Shared Logic”选项卡下启用“Soft RS-FEC TX”选项和“Hard RS-FEC RX”选项并选中“Include Shared Logic in Example Design”选项时，此端口可供非 Versal GTM 器件使用。您必须向该核提供此时钟信号（频率为 322.265625 MHz）。
|
| locked_out_322 | 1 | 输入 | 作为基于 CMAC 的硬核 RS-FEC 块的稳定复位。 注释： 在“Shared Logic”选项卡下启用“Soft RS-FEC TX”选项和“Hard RS-FEC RX”选项并选中“Include Shared Logic in Example Design”选项时，此端口可供使用。您必须向核 w.r.t. clk_322 信号提供该信号。
|
| gt_refclk_p | 1 | 输入 | 差分输入时钟，连接到 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in core选项时，此端口可用。
|
| gt_refclk_n | 1 | 输入 | 差分输入时钟，连接到 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in core选项时，此端口可用。
|
| qpll0clk_in | 2/4 | 输入 | QPLL0 时钟输入。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design，且所选“GT Type”并非 GTM 时，此端口可用。
端口宽度：50G 单核为 2 位，40G 单核/50G 双核为 4 位。 |
| qpll0refclk_in | 2/4 | 输入 | QPLL0 参考时钟输入。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
端口宽度：50G 单核为 2 位，40G 单核/50G 双核为 4 位。 |
| qpll1clk_in | 2/4 | 输入 | QPLL1 时钟输入。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
端口宽度：50G 单核为 2 位，40G 单核/50G 双核为 4 位。 |
| qpll1refclk_in | 2/4 | 输入 | QPLL1 参考时钟输入。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
端口宽度：50G 单核为 2 位，40G 单核/50G 双核为 4 位。 |
| gtwiz_reset_qpll0lock_in | 1 | 输入 | QPLL0 锁定复位输入，连接到 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
|
| gtwiz_reset_qpll0reset_out | 1 | 输出 | QPLL0 锁定复位输出，来自 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
|
| gtwiz_reset_qpll1lock_in | 1 | 输入 | QPLL1 锁定复位输入，连接到 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
|
| gtwiz_reset_qpll1reset_out | 1 | 输出 | QPLL1 锁定复位输出，来自 GT。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项、在“Shared Logic”选项卡下选中Include Shared Logic in example design选项，且所选“GT Type”并非 GTM 时，此端口可用。
|
| tx_clk_out_* | 1 | 输出 | 来自 GT 的 TX 用户时钟输出。 注释：
|
| tx_mii_clk_* | 1 | 输出 | 来自 GT 的 TX mii 时钟输出。 注释：
|
| rx_clk_out_* | 1 | 输出 | 来自 GT 的 RX 用户时钟输出。 注释：
|
| rx_serdes_clk_* | 1 | 输入 | RX serdes 时钟输入，连接到核。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| rx_serdes_reset_* | 1 | 输入 | RX serdes 复位输入，连接到核 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项时，此端口可用。
|
| rxrecclkout_* | 1 | 输出 | 来自 GT 的 RX 恢复时钟输出。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| tx_core_clk_* | 1 | 输入 | 来自 GT 封装器的 TX 核时钟输入。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| rx_core_clk _* | 1 | 输入 | RX 核时钟输入，连接到核。 |
| tx_reset_* | 1 | 输入 | TX 复位输入，连接到核。 |
| user_tx_reset_* | 1 | 输出 | 对应用户逻辑的 TX 复位输出。 注释： user_tx_reset 可用于复位用户逻辑。当 GT resetdone 转至低位，并且时钟变为不稳定时，IP 会将其断言有效。在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in core选项时，此端口可用。
|
| gt_reset_tx_done_out_* | 1 | 输出 | 来自 GT 的 TX 复位已完成信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| rx_reset_* | 1 | 输入 | RX 复位输入，连接到核。 |
| user_rx_reset_* | 1 | 输出 | 对应用户逻辑的 RX 复位输出。 注释： user_rx_reset 可用于复位用户逻辑。当 GT resetdone 转至低位，并且时钟变为不稳定时，IP 会将其断言有效。在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in core选项时，此端口可用。
|
| gt_reset_rx_done_out_* | 1 | 输出 | 来自 GT 的 RX 复位已完成信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gtwiz_reset_all_in* | 1 | 输入 | 来自用户的 gt_reset_all 信号。 注释： 仅限 Versal 器件。在“Configuration”选项卡下选中Control and Statistics Interface时，此端口可用。
|
| ctl_gt_reset_all_* | 1 | 输出 | 来自 AXI4-Lite 寄存器映射的 gt_reset_all 信号。 注释： 在“Configuration”选项卡下选中Include AXI4-Lite并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gtwiz_tx_datapath_reset_in_* | 1 | 输入 | 来自用户的 gt_tx_reset 信号。 注释： 仅限 Versal 器件。在“Configuration”选项卡下选中Control and Statistics Interface选项时，此端口可用。
|
| ctl_gt_tx_reset_* | 1 | 输出 | 来自 AXI4-Lite 寄存器映射的 gt_tx_reset 信号。 注释： 在“Configuration”选项卡下选中Include AXI4-Lite选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gtwiz_rx_datapath_reset_in_* | 1 | 输入 | 来自用户的 gt_rx_reset 信号。 注释： 仅限 Versal 器件。在“Configuration”选项卡下选中Control and Statistics Interface时，此端口可用。
|
| ctl_gt_rx_reset_* | 1 | 输出 | 来自 AXI4-Lite 寄存器映射的 gt_rx_reset 信号。 注释： 在“Configuration”选项卡下选中Include AXI4-Lite并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gt_reset_all_in_* | 1 | 输入 | 来自共享逻辑封装器的 reset_wrapper 的 gt_reset_all 信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gt_tx_reset_in_* | 1 | 输入 | 来自共享逻辑封装器的 reset_wrapper 的 gt_tx_reset_in 信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gt_rx_reset_in_* | 1 | 输入 | 来自共享逻辑封装器的 reset_wrapper 的 gt_rx_reset_in 信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gt_refclk_out | 1 | 输出 | 用于指示 GT_refclk 输出。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并在“Shared Logic”选项卡下选中Include Shared Logic in example design选项时，此端口可用。
|
| gtpowergood_out_* | 1 | 输出 | 如需了解端口描述，请参阅UltraScale 架构 GTH 收发器用户指南(UG576) 或UltraScale 架构 GTY 收发器用户指南(UG578)。 |
| TXOUTCLKSEL_IN_* | 3 | 输入 |
此端口用于选择 gtwizard TX 输出时钟的时钟源 此端口根据预置以 3'b101 驱动，对于 GTM GT 类型，则不呈现此端口。 |
| RXOUTCLKSEL_IN_* | 3 | 输入 |
此端口用于选择 gtwizard RX 输出时钟的时钟源 此端口根据预置以 3'b101 驱动，对于 GTM GT 类型，则不呈现此端口。 |
| gtm_txusrclk2_* | 1 | 输入 | TX 时钟输入，连接到核。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型为 GTM 时，此端口可用。
|
| gtm_rxusrclk2_* | 1 | 输入 | RX 时钟输入，连接到核。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型为 GTM 时，此端口可用。
|
| gtm_txusrclk_out2_* | 1 | 输出 | 表示核中包含 gt 时，来自该核的 TX 时钟输出。 注释： 在“GT Selection and Configuration”选项卡下选中“Include GT subcore in core”选项、在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项，且所选“GT Type”为 GTM 时，此端口可用。
|
| gtm_rxusrclk_out2_* | 1 | 输出 | 表示核中包含 gt 时，来自该核的 RX 时钟输出。 注释： 在“GT Selection and Configuration”选项卡下选中“Include GT subcore in core”选项、在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项，且所选“GT Type”为 GTM 时，此端口可用。
|
| gtm_rxprgdivresetdone_* | 1 | 输出 | 表示核中包含 gt 时，来自该核的 RX 复位输出。 注释： 在“GT Selection and Configuration”选项卡下选中“Include GT subcore in core”选项、在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项，且所选“GT Type”为 GTM 时，此端口可用。
|
| txoutclk_out_* | 1 | 输入 | TX 时钟输入，连接到核。 注释： 在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项时，此端口可供 GTM 器件使用。您必须向该核提供此频率（针对 10G 提供的频率为 156.25 MHz，针对 25G 提供的频率为 390.625 MHz）。
|
| rxoutclk_out_* | 1 | 输入 | RX 时钟输入，连接到核。 注释： 在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项时，此端口可供 GTM 器件使用。您必须向该核提供此频率（针对 10G 提供的频率为 156.25 MHz，针对 25G 提供的频率为 390.625 MHz）。
|
| tx_locked_* | 1 | 输入 | TX resetdone 输入，连接到核 注释： 在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项时，此端口可供 GTM 器件使用。您必须向核 w.r.t. txoutclk_out_* 时钟提供此输入。
|
| rx_locked_* | 1 | 输入 | X resetdone 输入，连接到核。 注释： 在“Shared Logic”选项卡下选中“Include Shared Logic in example design”选项时，此端口可供 GTM 器件使用。您必须向核 w.r.t. rxoutclk_out_* 时钟提供此输入。
|