| 名称 | 大小 | I/O | 描述 |
|---|---|---|---|
| gt_loopback_in_* | 3 | 输入 | GT 环回输入信号。 请参阅 GT 用户指南。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| gt_loopback_out_* | 1 | 输出 | GT 环回输出信号（来自 AXI4‑Stream 寄存器映射）。 请参阅 GT 用户指南。 注释： 在“Configuration”选项卡下选中Include AXI4-Lite并在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项时，此端口可用。
|
| gt_txp_out | 1 | 输出 | 差分串行 GT TX 输出
注释： 对于基于开发板的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
注释： 对于基于器件的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项和Enable GT Interface for Board Based Design选项时，此端口可用。
|
| gt_txn_out | 1 | 输出 | 差分串行 GT TX 输出。
注释： 对于基于开发板的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
注释： 对于基于器件的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项和Enable GT Interface for Board Based Design选项时，此端口可用。
|
| gt_rxn_in | 1 | 输入 | 差分串行 GT RX 输入。
注释： 对于基于开发板的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
注释： 对于基于器件的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项和Enable GT Interface for Board Based Design选项时，此端口可用。
|
| gt_rxp_in | 1 | 输入 | 差分串行 GT RX 输入。 注释： 对于基于开发板的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
注释： 对于基于器件的设计，在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项和Enable GT Interface for Board Based Design选项时，此端口可用。
|
| gt_rxp_in_0 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 0）。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxn_in_0 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 0）。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxp_in_1 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 1）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 1，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxn_in_1 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 1）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 1，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxp_in_2 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 2）。 注释： 在“GT Selection and Configuration”选项卡下“Num of Cores”大于 2，并选中“Include GT subcore in core”选项时，此端口可用。
|
| gt_rxn_in_2 | 1 | 输入 |
差分串行 GT RX 输入（针对通道 2）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 2，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxp_in_3 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 3）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 3，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_rxn_in_3 | 1 | 输入 | 差分串行 GT RX 输入（针对通道 3）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 3，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txp_out_0 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 0）。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| gt_txn_out_0 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 0）。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项时，此端口可用。
|
| gt_txp_out_1 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 1）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 1，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txn_out_1 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 1）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 1，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txp_out_2 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 2）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 2，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txn_out_2 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 2）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 2，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txp_out_3 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 3）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 3，并选中Include GT subcore in core选项时，此端口可用。
|
| gt_txn_out_3 | 1 | 输出 | 差分串行 GT TX 输出（针对通道 3）。 注释： 在“GT Selection and Configuration”选项卡下Num of Cores大于 3，并选中Include GT subcore in core选项时，此端口可用。
|
| gtwiz_loopback_* | 3 | 输出 | GT 环回输出信号（来自 AXI4‑Lite 寄存器映射）。（仅限 Versal 器件）。请参阅相应的 GT 用户指南。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并在“Configuration”选项卡下选中 AXI4‑Lite 接口时，此端口可用。
注释： 您必须在开发板设计中手动连接此信号。
|
| gtwiz_tx_rate_* | 8 | 输出 | 可从 AXI4‑Lite 寄存器映射中选择 GT TX 线速率。（仅限 Versal 器件）。请参阅相应的 GT 用户指南。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并在“Configuration”选项卡下选中 AXI4‑Lite 接口时，此端口可用。
|
| gtwiz_rx_rate_* | 8 | 输出 | 可从 AXI4‑Lite 寄存器映射中选择 GT TX 线速率。（仅限 Versal 器件）。请参阅相应的 GT 用户指南。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并在“Configuration”选项卡下选中 AXI4‑Lite 接口时，此端口可用。
|
| rxgearboxslip_in_* | 1 | 输出 | 从核到 GT 的 Rxgearboxslip 信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| temperature | 10 | 输入 | 如需了解更多信息，请参阅
Virtex UltraScale+ FPGA GTM Transceivers Wizard LogiCORE IP 产品指南(PG315)。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in core选项并且 GT 类型为 GTM 时，此端口可用。
|
| rxdatavalid_out_* | 2 | 输入 |
从 GT 到核的 RX 数据有效信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| rx_serdes_data_out_* | 32/64/128 | 输入 | 从 GT 到核的 RX 数据信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
对于 10G 配置，数据宽度为 32/64 位，对于 25G 配置，则为 128 位。 |
| rxdata_out_* | 256 | 输入 | 从 GT 到核的 RX 数据信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型为 GTM 时，此端口可用。
|
| rxheader_out_* | 6 | 输入 | 从 GT 到核的 RX 报头信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| rxheadervalid_out_* | 2 | 输入 | 从 GT 到核的 RX 报头有效信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
|
| tx_serdes_data_in_* | 32/64/128 | 输出 | 从核到 GT 的 TX 数据信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型并非 GTM 时，此端口可用。
对于 10G 配置，数据宽度为 32/64 位，对于 25G 配置，则为 128 位。 |
| txdata_in_* | 256 | 输出 | 从核到 GT 的 TX 数据信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项并且 GT 类型为 GTM 时，此端口可用。
|
| mst_tx_resetdone_* | 1 | 输入 | 从 GT 到核的 TX 主控制器复位完成信号，用于指示 lane0 状态。（仅限 Versal 器件）。 |
| mst_rx_resetdone_* | 1 | 输入 | 从 GT 到核的 RX 主控制器复位完成信号，用于指示 lane0 状态。（仅限 Versal 器件）。 |
| tx_pma_resetdone_* | 1 | 输入 | 从 GT 到核的 TX PMA 复位完成信号，用于指示 lane0 状态。（仅限 Versal 器件）。 |
| rx_pma_resetdone_* | 1 | 输入 | 从 GT 到核的 RX PMA 复位完成信号，用于指示 lane0 状态。（仅限 Versal 器件）。 |
| mst_tx_reset_* | 1 | 输出 | 从核到 Lane0 GT 的 TX 主控制器复位输出信号。（仅限 Versal 器件）。 |
| mst_rx_reset_* | 1 | 输出 | 从核到 Lane0 GT 的 RX 主控制器复位输出信号。（仅限 Versal 器件）。 |
| txuserrdy_out_* | 1 | 输出 | Lane0 的 TX 用户就绪输出信号（从核（复位接口 IP）到 GT）。（仅限 Versal 器件）。 |
| mst_tx_dp_reset_* | 1 | 输出 | 从 GT 复位 IP 到核的 TX 复位输出信号（仅限 Versal 器件）。 |
| mst_rx_dp_reset_* | 1 | 输出 | 从 GT 复位 IP 到核的 RX 复位输出信号（仅限 Versal 器件）。 |
| rxuserrdy_out_* | 1 | 输出 | Lane0 的 RX 用户就绪输出信号（从核（复位接口 IP）到 GT）。（仅限 Versal 器件）。 |
| tx_resetdone_out_* | 1 | 输出 | 从核到设计示例的 TX 用户就绪输出信号。（仅限 Versal 器件）。 |
| rx_resetdone_out_* | 1 | 输出 | 从核到设计示例的 RX 用户就绪输出信号。（仅限 Versal 器件）。 |
| txheader_in_* | 6 | 输出 | 从核到 GT 的 TX 报头信号。 注释： 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项时，此端口可用。
|