收发器核和状态调试端口 - 4.1 简体中文

10G/25G High Speed Ethernet Subsystem 产品指南 (PG210)

Document ID
PG210
Release Date
2023-05-10
Version
4.1 简体中文

在“GT Selection and Configuration”(GT 选择和配置)选项卡下选中Include GT subcore in core(在核中包含 GT 子核)选项,或者在“GT Selection and Configuration”选项卡下选中Enable Additional GT Control/Status and DRP Ports(启用其他 GT 控制/状态和 DRP 端口)时,下表中的端口可用。

如需了解端口描述,请参阅 UltraScale FPGA Transceivers Wizard LogiCORE IP 产品指南(PG182)UltraScale 架构 GTH 收发器用户指南(UG576) 和UltraScale 架构 GTY 收发器用户指南(UG578)。

表 1. 收发器核和状态调试端口
名称 大小 I/O
gt_dmonitorout_* 16 输出
gt_eyescandataerror_* 1 输出
gt_eyescanreset_* 1 输入
gt_eyescantrigger_* 1 输入
gt_pcsrsvdin_* 16 输入
gt_rxbufreset_* 1 输入
gt_rxbufstatus_* 3 输出
gt_rxcdrhold_* 1 输入
gt_rxcommadeten_* 1 输入
gt_rxdfeagchold_* 1 输入
gt_rxdfelpmreset_* 1 输入
gt_rxlatclk_* 1 输入
gt_rxlpmen_* 1 输入
gt_rxpcsreset_* 1 输入
gt_rxpmareset_* 1 输入
gt_rxpolarity_* 1 输入
gt_rxprbscntreset_* 1 输入
gt_rxprbslocked_* 1 输出
gt_rxprbserr_* 1 输入
gt_rxprbssel_* 4 输入
gt_rxrate_* 3 输入
gt_rxslide_in_* 1 输入
gt_rxstartofseq_* 2 输出
gt_txresetdone_* 1 输出
gt_txbufstatus_* 2 输出
gt_txdiffctrl_* 5 输入
gt_txinhibit_* 1 输入
gt_txlatclk_* 1 输入
gt_txmaincursor_* 7 输入
gt_txpcsreset_* 1 输入
gt_txpmareset_* 1 输入
gt_txpolarity_* 1 输入
gt_txpostcursor_* 5 输入
gt_txprbsforceerr_* 1 输入
gt_txprbssel_* 4 输入
gt_txprecursor_* 5 输入
gtwiz_reset_tx_datapath_* 1 输入
gtwiz_reset_rx_datapath_* 1 输入
gt_drpclk_* 1 1 输入
gt_drpdo_* 1 16 输出
gt_drprdy_* 1 1 输出
gt_drpen_* 1 1 输入
gt_drpwe_* 1 1 输入
gt_drpaddr_* 1 10 输入
gt_drpdi_* 1 16 输入
gt_drprst_* 1 输入
  1. 此端口仅可用于非 Versal 器件。