下表显示了杂项状态信号和控制信号。 表 1. 杂项状态信号和控制信号 名称 I/O 时钟域 描述 ctl_rx_process_lfi 输入 clk 此输入设置为 1 时，RX 核会预测从收发器传入的 LF 控制代码，并对其进行处理。 此信号设置为 0 时，RX 核会忽略从收发器传入的 LF 控制代码。 stat_tx_gmii_fifo_unf 1 输出 clk TX FIFO 下溢 stat_tx_gmii_fifo_ovf 1 输出 clk TX FIFO 上溢 仅在 10G 仅限 MAC 变体中可用。