1588v2 端口列表和描述 - 3.3 简体中文

40G/50G High Speed Ethernet Subsystem 产品指南 (PG211)
Document ID
PG211
Release Date
2022-11-03
Version
3.3 简体中文

下表描述了包含数据包时间戳功能的情况下存在的其它信号。

表 1. 1588v2 端口列表和描述
信号 I/O 描述 时钟域
IEEE 1588 接口 - TX 路径
ctl_tx_systemtimerin[80-1:0] 输入 适用于 TX 的系统定时器输入。在正常时钟模式下，由 32 个 LSB 承载纳秒 (nsec)，由 48 个 MSB 承载秒 (second)。在透明时钟模式下，位 62:16 用于承载纳秒，位 15:0 则用于承载小数纳秒。请参阅 IEEE 1588v2 以了解相关表示法的定义。

此输入必须位于 TX SerDes 时钟域内。

 tx_serdes_clk
tx_ptp_tstamp_valid_out 输出 此位用于表示 TX 系统接口上当前呈现的有效时间戳。 tx_clk_out
tx_ptp_tstamp_tag_out[15:0] 输出 对应于 tx_ptp_tag_field_in[15:0] 的标签输出 tx_clk_out
tx_ptp_tstamp_out[80-1:0] 输出 已发射的包 SOP 的时间戳，对应于它通过捕获平面的时间。用于双步 1588 操作。时间格式与定时器输入相同。 tx_clk_out
tx_ptp_1588op_in[1:0] 输入

此信号应在数据包的首个周期内有效，并适用于 AXI4-Stream 发射接口上呈现的每个包。

2'b00 - No operation：表示无操作，不记录时间戳，不修改帧。

2'b01 - 1-step：表示单步，应记录时间戳并将其插入帧。

2'b10 - 2-step：表示双步，应记录时间戳并使用对应双步操作的额外端口将该时间戳返回到客户端。帧本身无需修改。

2'b11 - Reserved：表示保留，相当于“无操作”。

 tx_clk_out
ctl_tx_ptp_1step_enable 输入 设为 1 时，该位即启用单步操作。
注释： 仅当对应的复位输入断言有效时，才应更改此输入。包发射期间，它不应动态更改。
 tx_clk_out
ctl_ptp_transpclk_mode 输入 设为 1 时，此输入会将时间戳逻辑置于透明时钟模式下。在此模式下，系统定时器输入将解释为纠正值。TX 将根据 IEEE 1588v2 中定义的进程，把该纠正值添加到 TX 时间戳。

这样对应的传入 PTP 包纠正字段应已按适当的 RX 时间戳完成调整。

注释： 仅当对应的复位输入断言有效时，才应更改此输入。包发射期间，它不应动态更改。
 tx_clk_out
rx_ptp_tstamp_valid_out 输出 此位用于表示 RS 系统接口上当前呈现的有效时间戳。
注释： 此项仅针对 256 位常规串流接口数据路径有效。
  
tx_ptp_tag_field_in[15:0] 输入 该字段的使用取决于 1588 操作。此信号应在数据包的首个周期内有效。
  • 对于“No operation”，将忽略该字段。
  • 对于“1-step”和“2-step”，此字段将成为标签字段。该标签值将通过使用双步操作的额外端口，与对应当前帧的时间戳一起返回至客户端。该标签值可供软件用于确保该时间戳能够与其发送的 PTP 帧（用于发射）相匹配。
 tx_clk_out
ctl_tx_ptp_latency_adjust[10:0] 输入 该总线可用于调整与双步时间戳有关的单步 TX 时间戳。位 [10:3] 的单位为纳秒，而位 [2:0] 的单位则为小数纳秒。
注释： 仅当对应的复位输入断言有效时，才应更改此输入。包发射期间，它不应动态更改。
 tx_clk_out
stat_tx_ptp_fifo_write_error 输出 发射 PTP FIFO 写入错误。此状态值为 1 表示 PTP Tag 写入期间发生错误。需 TX 路径复位才能清除此错误。 tx_clk_out
stat_tx_ptp_fifo_read_error 输出 发射 PTP FIFO 读取错误。此状态值为 1 表示 PTP Tag 读取期间发生错误。需 TX 路径复位才能清除此错误。 tx_clk_out
IEEE 1588 接口 - RX 路径
ctl_rx_systemtimerin[80-1:0] 输入 适用于 RX 的系统定时器输入。时间格式与 TX 相同。此输入必须与 RX SerDes 位于相同时钟域内。 rx_serdes_clk
rx_ptp_tstamp_out[80-1:0] 输出 已接收的包 SOP 的时间戳，对应于它通过捕获平面的时间。此信号将在数据包的首个周期内有效。 rx_clk_out
tx_ptp_upd_chksum_in 输入 请参阅“IEEE 1588 TX/RX 接口控制信号、状态信号和统计数据信号中的 tx_ptp_upd_chksum_in”。  
tx_ptp_pcslane_out 输出 请参阅“IEEE 1588 TX/RX 接口控制信号、状态信号和统计数据信号中的 tx_ptp_pcslane_out”。  
tx_ptp_chksum_offset_in 输入 请参阅“IEEE 1588 TX/RX 接口控制信号、状态信号和统计数据信号中的 tx_ptp_chksum_offset_in”。  
rx_ptp_pcslane_out 输出 请参阅“IEEE 1588 TX/RX 接口控制信号、状态信号和统计数据信号中的 rx_ptp_pcslane_out”。  
rx_lane_aligner_fill 输出 请参阅“IEEE 1588 TX/RX 接口控制信号、状态信号和统计数据信号中的 rx_lane_aligner_fill”。  
相关参考