AXI4-Stream 接收接口类似于发射端，RX 数据对应于接收到的以太网帧。RX AXI 总线上其它信号的含义类似于 TX 总线上的信号。
下表显示了 AXI4-Stream 接收接口信号。
| 信号 | I/O | 时钟域 | 描述 |
|---|---|---|---|
| rx_core_clk | 输入 | 所有 RX AXI 信号均以此时钟为参考。 | |
| rx_axis_tdata[127:0] | 输出 | rx_core_clk | AXI4-Stream 数据，可连接到用户逻辑。 |
| rx_axis_tuser_tvalid | 输出 | rx_core_clk | AXI4-Stream 数据有效。此信号为 1 时，表示 RX AXI 数据总线上的数据有效。 |
| rx_axis_tuser_sop0 rx_axis_tuser_sop1 | 输出 | rx_core_clk | 此信号断言有效时，表示接收到的以太网帧起始。 |
| rx_axis_tuser_eop0 rx_axis_tuser_eop1 | 输出 | rx_core_clk | 此信号断言有效时，表示接收到的以太网帧结束。2 位 - 每个分段 1 位。 |
| rx_axis_tuser_err0 rx_axis_tuser_err1 | 输出 | rx_core_clk | RX AXI 错误指示信号。
|
| rx_axis_tuser_mty0[2:0] rx_axis_tuser_mty1[2:0] | 输出 | rx_core_clk |
此总线用于指示对应当前包的最近一次传输的 rx_axis_tdata 总线中为空或无效的字节数。此总线仅在 rx_axis_tuser_ena 和 rx_axis_tuser_eop 均为 1 的周期内有效。 2 位 - 每个分段 1 位。 |
| rx_axis_tuser_ena0 rx_axis_tuser_ena1 | 输出 | rx_core_clk | 针对每个分段启用 AXI4-Steam 接收。此信号断言有效时，表示关联分段的数据有效。 |
注释： 在 128 位跨接包接口中，TX AXIS 接口通常与
tx_out_clk 保持同步，RX AXIS 接口与 rx_clk_out 保持同步。