收发器控制调试端口和状态调试端口 - 3.3 简体中文

40G/50G High Speed Ethernet Subsystem 产品指南 (PG211)

Document ID
PG211
Release Date
2022-11-03
Version
3.3 简体中文

选中Enable Additional GT Control/Status and DRP Ports(启用其它 GT 控制/状态和 DRP 端口)并在“GT Selection and Configuration”(GT 选择和配置)选项卡下选中“GT in Core”(核内 GT)选项时,本节下所述端口可用。请参阅 GT 用户指南以获取端口描述。

表 1. 收发器控制调试端口和状态调试端口
名称 大小 I/O 描述
gt_dmonitorout_* 34/68 输出 端口宽度:针对 50G 单核为 34 位,针对 40G 则为 68 位。
gt_eyescandataerror_* 2/4 输出 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_eyescanreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_eyescantrigger_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_pcsrsvdin_* 32/64 输入 端口宽度:针对 50G 单核为 32 位,针对 40G 则为 64 位。
gt_rxbufreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxbufstatus_* 6/12 输出 端口宽度:针对 50G 单核为 6 位,针对 40G 则为 12 位。
gt_rxcdrhold_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxcommadeten_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxdfeagchold_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxdfelpmreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxlatclk_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxlpmen_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxpcsreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxpmareset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxpolarity_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxprbscntreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxprbserr_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxprbssel_* 8/16 输入 端口宽度:针对 50G 单核为 8 位,针对 40G 则为 16 位。
gt_rxrate_* 6/12 输入 端口宽度:针对 50G 单核为 6 位,针对 40G 则为 12 位。
gt_rxslide_in_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_rxstartofseq_* 4/8 输出 端口宽度:针对 50G 单核为 4 位,针对 40G 则为 8 位。
gt_txbufstatus_* 4/8 输出 端口宽度:针对 50G 单核为 4 位,针对 40G 则为 8 位。
gt_txdiffctrl_* 10/20 输入 端口宽度:针对 50G 单核为 10 位,针对 40G 则为 20 位。
gt_txinhibit_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txlatclk_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txmaincursor_* 14/28 输入 端口宽度:针对 50G 单核为 14 位,针对 40G 则为 28 位。
gt_txpcsreset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txpmareset_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txpolarity_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txpostcursor_* 10/20 输入 端口宽度:针对 50G 单核为 10 位,针对 40G 则为 20 位。
gt_txprbsforceerr_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_txprbssel_* 8/16 输入 端口宽度:针对 50G 单核为 8 位,针对 40G 则为 16 位。
gt_txprecursor_* 10/20 输入 端口宽度:针对 50G 单核为 10 位,针对 40G 则为 20 位。
gtwiz_reset_tx_datapath_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gtwiz_reset_rx_datapath_* 2/4 输入 端口宽度:针对 50G 单核为 2 位,针对 40G 则为 4 位。
gt_common_drpclk 1 输入 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drpdo 16 输出 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drprdy 1 输出 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drpen 1 输入 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drpwe 1 输入 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drpaddr 10 输入 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_common_drpdi 16 输入 在“Shared Logic”选项卡下选中Include Shared Logic in core选项时,此端口可用。
gt_ch_drpclk_0 1 输入  
gt_ch_drpdo_0 16 输出  
gt_ch_drprdy_0 1 输出  
gt_ch_drpen_0 1 输入  
gt_ch_drpwe_0 1 输入  
gt_ch_drpaddr_0 10 输入  
gt_ch_drpdi_0 16 输入  
gt_ch_drpclk_1 1 输入  
gt_ch_drpdo_1 16 输出  
gt_ch_drprdy_1 1 输出  
gt_ch_drpen_1 1 输入  
gt_ch_drpwe_1 1 输入  
gt_ch_drpaddr_1 10 输入  
gt_ch_drpdi_1 16 输入  
gt_ch_drpclk_2 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpdo_2 16 输出 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drprdy_2 1 输出 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpen_2 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpwe_2 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpaddr_2 10 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpdi_2 16 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpclk_3 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpdo_3 16 输出 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drprdy_3 1 输出 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpen_3 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpwe_3 1 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpaddr_3 10 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。
gt_ch_drpdi_3 16 输入 当核速度为 40G 或者 50G(双核)时,此端口可用。