杂项状态端口和控制端口 - 3.3 简体中文

40G/50G High Speed Ethernet Subsystem 产品指南 (PG211)

Document ID
PG211
Release Date
2022-11-03
Version
3.3 简体中文

下表描述了其它状态信号和控制信号。

表 1. 杂项状态端口和控制端口
名称 I/O 时钟域 描述
ctl_tx_ipg_value[3:0] 输入  

此信号为可选。ctl_tx_ipg_value 用于定义在 rx_serdes_clk 包之间插入的目标平均最小包间间隔(IPG,以字节为单位)。

典型值为 12。ctl_tx_ipg_value 还可编程为范围介于 0 到 7 之间的值,但在此情况下,它解释为表示“最小 IPG”,因此仅插入终止 (Terminate) 代码字 IPG;在此情况下从不添加空闲 (Idle),因此发射随机大小的数据包时,生成的 IPG 平均约为 4 字节。

stat_rx_got_signal_os 输出 rx_clk_out Signal OS 指示。如果该位采样为 1,则表示接收到“Signal OS”字。
注释: 在以太网网络中不应接收到 Signal OS
ctl_rx_process_lfi 输入 rx_clk_out 当此输入设为 1 时,RX 核预计应从 SerDes 传入本地故障 (LF) 控制代码并且会对其进行处理。设置为 0 时,RX 核会忽略从 SerDes 传入的 LF 控制代码。
ctl_rx_test_pattern 输入 rx_clk_out 针对 RX 核启用测试模式检查。值为 1 即表示根据第 82.2.17 条中的定义启用测试模式。对应于第 82.3 条中所定义的 MDIO 寄存器位 3.42.2。检查扰码空闲模式。
ctl_tx_test_pattern 输入 clk 针对 TX 核启用测试模式生成。值为 1 即表示根据第 82.2.10 条中的定义启用测试模式。对应于第 82.3 条中所定义的 MDIO 寄存器位 3.42.7。生成扰码空闲模式。
stat_rx_test_pattern_mismatch[3|2|1|0:0] 输出 rx_clk_out 测试模式不匹配数递增值。任一周期内的非 0 值均表示 RX 核中在测试模式下发生的不匹配次数。仅当 ctl_rx_test_pattern 设置为 1 时,此输出才有效。此输出可用于根据第 82.3 条的定义生成 MDIO 寄存器 3.43.15:0。此输出将脉冲 1 个时钟周期。