适用于 Versal ACAP 的赛灵思 IP - GT 四通道集成 - 3.3 简体中文

基于赛灵思 GT 的 IP（如 Aurora、 PCIe® 、L Ethernet 和 MRMAC）可在 IP integrator 中提供块自动化设置，以支持您将多个父级赛灵思 IP 无缝连接到 GT 四通道。IP 块自动化设置可例化 GT 四通道，并创建基本数据路径 USRCLK 和 GT REFCLK 连接。

要使用块自动化设置来连接多个 L Ethernet IP，请执行以下步骤：

1. 使用 IP integrator 画布中的Add IP（添加 IP）选项添加L EthernetIP。
2. 配置L EthernetIP 的通道数量、线速率等。
3. 单击Run_Block_Automation。在“Block Automation”（块自动化设置）GUI 中，选择下列选项之一：Auto（自动）、Start_with_New_Quad（以新四通道开始）或Customized_Connections（自定义连接）。
4. 根据您的系统需求，执行步骤 2 和 3 以添加更多L EthernetIP 实例。

确认设计时，会将 GT 四通道参数从相连的 IP 传输至这些 GT 四通道。这样即可在“Transceiver Wizard”GUI 中将所有 GT 四通道参数标记为“Auto”（自动）。但您可在“Transceiver Configs”（收发器配置）中将“Auto”选项更改为“Manual”（手动），以便对“insertion loss”（插入损耗）、“drive strength”（驱动强度）、“equalization”（均衡）等参数以及其它高级设置进行微调，如下图所示。切换为“Manual”模式后，无论对父级 IP 配置进行任何更改，而后执行确认，都不会再将任何 GT 四通道参数从父级 IP 传输至 GT 四通道。因此，仅限在将所有必要的父级 IP 参数都传输到 GT 四通道后，才能执行手动更改。