本章节旨在描述与 512 位 AXI4-Stream 接口关联的用户侧接口中的完成器接口的操作。下图显示了软核桥接、 PCIe® 核和用户应用之间的连接。软核桥接将 500 MHz 的 256 位数据包转换为 250 MHz 的 512 位数据包。
图 1. 含软核桥接的 PCIe IP 核的原理框图
完成器接口可基于 AXI4-Stream 协议，将从 PCIe 链路接收到的传输事务（存储器、I/O 读写、报文、原子操作）映射到完成器请求接口上的传输事务。完成器接口需连接到所有 PCIe 端点实现中的用户应用，但此接口对于根联合体则为可选。完成器接口包含 2 个独立接口，对应每个方向的数据传输使用 1 个接口。每个接口都基于 AXI4-Stream 协议，数据宽度为 512 位。完成器请求接口用于将请求（含任意关联的有效载荷数据）传输到用户应用，完成器完成接口则用于从用户应用接收完成包数据（针对非转发请求）以供通过链路进行转发。这 2 个接口均单独运行。即，核可通过完成器请求接口传输新请求，同时接收前一个请求的完成包。