本章节提供了与核的用户接口相关联的端口的描述。选中 512 位接口时,请复查设计示例中的赛灵思顶层 XDC 文件中的 Pblock 约束。这些约束是将软核 512 位 AXI4-Stream 逻辑保留在 PCIe 集成块附近以便改善时序所必需的。 相关概念 64/128/256 位接口