TLP 数据流 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

本章节定义了 PIO 设计成功处理 TLP 的数据流程。

PIO 能够成功处理单 Dword 有效载荷存储器读取和写入(对应地址对齐模式)、多 Dword 有效载荷(对应 Dword 对齐模式)以及 I/O 读取和写入 TLP(仅针对地址对齐模式受支持)。PIO 设计无法正确处理长度超过 1 个 Dword 的存储器读取或存储器写入 TLP。但对于地址对齐模式,核则接受这些 TLP,并将其传递给 PIO 设计。如果 PIO 设计收到长度超过 1 个 Dword 的 TLP,那么可从核完全接收此 TLP 并将其丢弃。不会生成任何对应的完成包。对于 Dword 对齐模式,如果存储器读取和存储器写入 TLP 的有效载荷包含多个 Dword,则 PIO 设计可正确予以支持和处理。PIO 设计可从核完全接收此 TLP,然后生成对应的完成包。