Verilog 流程 - 1.3 简体中文
UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)
Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文
根端口模型可提供相应的机制，以使用
+dump_all
命令行参数将仿真波形输出至文件。