用于根端口模型的 Verilog 测试模型支持您指定要运行的测试的名称，此测试将作为命令行参数在仿真器上运行。
如需更改要运行的测试，请更改 TESTNAME 值，该值在测试文件 sample_tests1.v 和 pio_tests.v 中定义。此机制适用于 Mentor Graphics Advanced Simulator。Vivado 仿真器使用 -testplusarg 选项来指定 TESTNAME。例如：
demo_tb.exe-gui -view wave.wcfg -wdb wave_isim -tclbatch isim_cmd.tcl
-testplusarg TESTNAME=sample_smoke_test0